别写好Verilog代码之后点击RTL ANALYSIS目录下的Open Elaborated Design按钮生成模块的RTL图

产生RTL之后软件界面变化如下










综合仿真之后就是进行设计于实现



等待接收之后就是生成比特流以及下载




更多推荐

Vivado2018.3代码编写与下载到FPGA